**IN THE UNITED STATES PATENT AND TRADEMARK OFFICE**

In re application of:

Jean-Francois AUTECHAUD

Serial No.: To Be Assigned

Filed: April 26, 2000

For: MODULAR INTERCONNECTION
 ARCHITECTURE FOR AN EXPANDABLE
 MULTIPROCESSOR MACHINE, USING A
 MULTILEVEL BUS HIERARCHY AND THE
 SAME BUILDING BLOCK FOR ALL THE
 LEVELS

Examiner:

Group Art Unit:

Corres. To FR99/05266

Filed April 26, 1999

McLean, Virginia

**CLAIM FOR BENEFIT OF FILING DATE
OF PRIOR FOREIGN APPLICATION**

Honorable Commissioner of Patents and Trademarks
 Washington, D.C. 20231

Sir:

In the matter of the above-identified application, a claim is
 hereby made under the provisions of 35 U.S.C. §119 for the benefit of the
 filing date of the corresponding French Application No. 99 05266 filed April 26,
 1999, which is referred to in the Declaration of the present case.

A certified copy of said French application is enclosed herewith.

Respectfully submitted,

Miles & Stockbridge P.C.

Date: April 26, 2000By: Edward J. Kondracki

Edward J. Kondracki
 Registration No. 20,604

1751 Pinnacle Drive, Suite 500
 McLean, Virginia 22102-3833
 Tel.: (703) 903-9000

THIS PAGE BLANK (USPTO)

BREVET D'INVENTION


CERTIFICAT D'UTILITÉ - CERTIFICAT D'ADDITION

COPIE OFFICIELLE

Le Directeur général de l'Institut national de la propriété industrielle certifie que le document ci-annexé est la copie certifiée conforme d'une demande de titre de propriété industrielle déposée à l'Institut.

Fait à Paris, le 06 AVRIL 2000

Pour le Directeur général de l'Institut
national de la propriété industrielle
Le Chef du Département des brevets



Martine PLANCHE

INSTITUT
NATIONAL DE
LA PROPRIÉTÉ
INDUSTRIELLE

SIEGE
26 bis, rue de Saint Petersburg
75800 PARIS Cedex 08
Téléphone : 01 53 04 53 04
Télécopie : 01 42 93 59 30

THIS PAGE BLANK (USPTO)

REQUÊTE EN DÉLIVRANCE

26 bis, rue de Saint Pétersbourg
75800 Paris Cedex 08
Téléphone : 01 53 04 53 04 Télécopie : 01 42 93 59 30

Confirmation d'un dépôt par télécopie

Cet imprimé est à remplir à l'encre noire en lettres capitales

Réservé à l'INPI

DATE DE REMISE DES PIÈCES **26 AVR 1999**
N° D'ENREGISTREMENT NATIONAL **99 05266 -**
DÉPARTEMENT DE DÉPÔT **75**
DATE DE DÉPÔT **26 AVR. 1999**

1 NOM ET ADRESSE DU DEMANDEUR OU DU MANDATAIRE.
À QUI LA CORRESPONDANCE DOIT ÊTRE ADRESSÉE

BULL S.A.
Monsieur Jean-Philippe LEROUX
68, route de Versailles
PC : 58F35
78434 LOUVECIENNES Cedex

n° du pouvoir permanent **PG 4972** références du correspondant **FR 3762 JPL** téléphone **01.39.66.69.35**

2 DEMANDE Nature du titre de propriété industrielle

☒ brevet d'invention ☐ demande divisionnaire

☐ certificat d'utilité ☐ transformation d'une demande de brevet européen

☐ demande initiale

☐ brevet d'invention ☒ immédiat

☐ certificat d'utilité n° date

Établissement du rapport de recherche

Le demandeur, personne physique, requiert le paiement échelonné de la redevance

☐ oui ☒ non

Titre de l'invention (200 caractères maximum)

« Architecture d'interconnexion modulaire pour machine multiprocesseur extensible, mettant en œuvre une hiérarchie de bus virtuelle à plusieurs niveaux et la même brique de base pour tous les niveaux »

3 DEMANDEUR (S) n° SIREN **6 4 2 0 5 8 7 3 9** code APE-NAF **3 0 0 C.**

Nom et prénoms (souligner le nom patronymique) ou dénomination

BULL S.A.

Forme juridique

Nationalité (s) **Française**

Adresse (s) complète (s)

BULL S.A.
68, route de Versailles
78430 LOUVECIENNES

Pays

FRANCE

En cas d'insuffisance de place, poursuivre sur papier libre

4 INVENTEUR (S) Les inventeurs sont les demandeurs

☐ oui ☒ non Si la réponse est non, fournir une désignation séparée

5 RÉDUCTION DU TAUX DES REDEVANCES

☐ requise pour la 1ère fois ☐ requise antérieurement au dépôt : joindre copie de la décision d'admission

6 DÉCLARATION DE PRIORITÉ OU REQUÊTE DU BÉNÉFICE DE LA DATE DE DÉPÔT D'UNE DEMANDE ANTÉRIEURE

pays d'origine

numéro

date de dépôt

nature de la demande

7 DIVISIONS antérieures à la présente demande n°

date

n°

date

8 SIGNATURE DU DEMANDEUR OU DU MANDATAIRE

(nom et qualité du signataire)

Jean-Philippe LEROUX, (Salarié Bull S.A.)

SIGNATURE DU PRÉPOSÉ À LA RÉCEPTION

SIGNATURE APRÈS ENREGISTREMENT DE LA DEMANDE À L'INPI

DIVISION ADMINISTRATIVE DES BREVETS

FR 3762 JPL

N° D'ENREGISTREMENT NATIONAL

26bis, rue de Saint-Petersbourg

75800 Paris Cédex 08

Tél. : (1) 42 94 52 52 - Télécopie : (1) 42 93 59 30

9405266

TITRE DE L'INVENTION :

« Architecture d'interconnexion modulaire pour machine multiprocesseur extensible, mettant en œuvre une hiérarchie de bus virtuelle à plusieurs niveaux et la même brique de base pour tous les niveaux »

LE (S) SOUSSIGNÉ (S)

BULL S.A.

DÉSIGNE (NT) EN TANT QU'INVENTEUR (S) (indiquer nom, prénoms, adresse et souligner le nom patronymique) :

Autechaud Jean-François
29, rue des Archives
75004 PARIS
France

NOTA : A titre exceptionnel, le nom de l'inventeur peut être suivi de celui de la société à laquelle il appartient (société d'appartenance) lorsque celle-ci est différente de la société déposante ou titulaire.

Date et signature (s) du (des) demandeur (s) ou du mandataire

Louveciennes, le 22 avril 1999

Jean-Philippe LEROUX (Salarié Bull S.A.)

Architecture d'interconnexion modulaire pour machine multiprocesseur extensible, mettant en oeuvre une hiérarchie de bus virtuelle à plusieurs niveaux et la même brique de base pour tous les niveaux.

- 5 La présente invention se rapporte au domaine des machines multiprocesseurs à architecture symétrique comportant des mémoires à temps d'accès uniforme et à cohérence d'antémémoire, plus connues sous la terminologie anglo-saxonne "CC-UMA SMP" (Cache-Coherent - Uniform Memory Acces Symetrical Multi-Processor).
- 10 Elle concerne plus particulièrement une architecture d'interconnexion entre un grand nombre de processeurs organisés en grappes de modules multiprocesseurs, appelés également nœuds d'un système informatique.
- Dans de telles machines, un ou plusieurs niveaux d'antémémoire de chaque processeur stocke des données récemment acquises et qui peuvent être
- 15 réutilisées rapidement évitant ainsi des contentions pour des accès mémoire ultérieurs.
- Quand un processeur ne trouve pas les données souhaitées dans son antémémoire, il émet l'adresse de la zone mémoire dont il souhaite lire les données via le bus système.
- 20 Tous les processeurs vérifient dans leur antémémoire si à cette adresse ils ont une copie des données la plus récemment mise à jour.
- Si un autre processeur a modifié les données, il indique au processeur émetteur qu'il peut récupérer les données contenues dans son antémémoire plutôt que de les demander à la mémoire physique.
- 25 Pour qu'un processeur puisse modifier une zone mémoire, il doit obtenir l'autorisation de le faire.
- Après une telle modification, tous les autres processeurs qui ont une copie des données qui viennent d'être modifiées, doivent invalider cette copie dans leurs antémémoires respectives.

Un suivi des transactions transitant sur le bus système et un protocole gérant la cohérence d'antémémoire, conserveront les traces de toutes les transactions échangées entre les processeurs.

On distingue de manière classique quatre états fondamentaux du protocole de cohérence des mémoires, normalisé sous le code courant MESI, abréviations anglo-saxonnes pour "Modified state, Exclusive state, Share state, Invalide state".

D'une manière générale, la gestion des échanges entre les mémoires d'un système informatique consiste à mettre à jour ou à invalider des copies d'un bloc de mémoire.

Si l'invalidation est choisie, il est par exemple connu d'ajouter à l'adresse de chaque bloc deux bits représentatifs de l'état du bloc dans la mémoire.

Selon ce protocole et dans chaque nœud, l'état "M" correspond au cas où une antémémoire déterminée est la seule détentrice d'une copie modifiée d'un bloc, dite copie de référence, et où il n'existe pas d'autres copies valides dans le système. Dans ce cas, l'antémémoire détentrice de la copie ayant l'état "M" est responsable de fournir et de mettre à jour la mémoire centrale si elle veut se débarrasser de cette copie. Une copie ayant l'état exclusif "E" est aussi la copie de référence détenue par une antémémoire, mais dans ce cas, la mémoire centrale en a une copie à jour. L'état partagé "S" se rapporte à une copie ayant éventuellement plusieurs détenteurs, mais dont une copie est à jour dans la mémoire centrale. Les détenteurs peuvent être potentiels selon la stratégie de gestion adoptée. Enfin, on trouve l'état de copie invalide "I" quand l'antémémoire a une copie du bloc qui n'est pas valide. Lorsqu'un processeur veut accéder à un bloc à l'état "I", son antémémoire envoie une requête sur le bus système pour acquérir le bloc. Les autres antémémoires et la mémoire centrale couplées au bus système prennent connaissance de cette requête et réagissent en fonction de l'état de la copie que la mémoire correspondante possède. Ainsi, si une antémémoire possède le bloc dans l'état modifié "M", elle fournira le bloc au bus système, permettant ainsi au processeur

demandeur d'accéder aux données et à son antémémoire d'acquérir la copie de référence. Il existe encore d'autres états optionnels normalisés ou non.

Une telle gestion est particulièrement adaptée quand plusieurs processeurs modifient fréquemment les données émises via le bus système.

- 5 Comme les zones mémoires sont toutes accessibles de la même façon par tous les processeurs, il n'y a plus de problème d'optimisation de la place des données dans une zone mémoire déterminée.

C'est ce qui caractérise l'accès mémoire uniforme UMA.

- 10 Ce type de gestion est fiable tant que le bus système n'est pas saturé par un trop grand nombre de processeurs émettant un grand nombre de requêtes d'accès mémoire en même temps.

Avec l'accroissement du niveau d'intégration des composants, on peut ranger de plus en plus de processeurs sur une même carte et la vitesse des processeurs s'accroît de 55 % par an.

- 15 Un article de Alan Charlesworth (Sun Microsystems) publié dans IEEE Micro de janvier/février 1998, pages 39-49, décrit une architecture d'interconnexion entre plusieurs nœuds, adaptée à de telles contraintes.

- 20 Cette architecture d'interconnexion utilise un protocole de commutation par paquets permettant de séparer les requêtes et les réponses et laissant se chevaucher sur le bus des transactions entre plusieurs processeurs.

D'autre part, elle utilise un entrelacement de plusieurs bus de contrôle. Ainsi, l'utilisation de quatre bus d'adresses permet de contrôler quatre adresses en parallèle. L'espace en mémoire physique est divisé par quatre et chaque bus d'adresses vérifie un quart de la mémoire.

- 25 Avec une telle architecture, on peut connecter entre 24 à 64 processeurs utilisant 4 bus d'adresses et un autocommutateur, connu également sous la terminologie anglo-saxonne "crossbar", entre chaque nœud ; chaque nœud comportant au minimum quatre processeurs.

- 30 L'interconnexion des modules utilise le protocole de cohérence de mémoire défini précédemment et permet de faire des transactions entre modules entre deux niveaux d'interconnexion :

- un premier niveau d'interconnexion, au niveau du nœud, convoyant le trafic interne du nœud, émanant des processeurs et des mémoires, vers les adresses de sortie du nœud et des ports de données ; et
- un deuxième niveau d'interconnexion, de niveau supérieur, transférant les adresses et les données entre les différents nœuds du système.

Les requêtes d'accès mémoire (commandes et adresses) sont diffusées vers l'ensemble des nœuds pour consultation de leurs répertoires afin de localiser la donnée à laquelle un processeur du système veut accéder.

Le temps d'accès mémoire est indépendant du nœud où la mémoire physique est localisée.

On distingue en outre deux types d'interconnexion suivant le type d'information traitée : une interconnexion dans l'espace d'adressage et une interconnexion dans l'espace des données.

Un des inconvénients d'une telle architecture réside notamment dans l'utilisation d'un "crossbar" comportant un nombre important de points de connexions et donc encombrant, centralisé sur le fond de panier, sur lequel les nœuds constituant la machine sont connectés.

Cette architecture nécessite d'autre part un fond de panier "actif", c'est-à-dire comportant des composants logiques, par opposition à un fond de panier "passif" sans composant logique.

Dans ce type de machines, on est obligé de dupliquer le "crossbar" pour arriver à une bonne disponibilité et en cas de panne, on perd une partie de la bande passante utile.

Une telle machine n'est donc pas propice à l'adaptation de nouveaux modules multiprocesseurs pour différentes configurations de machines et s'oppose ainsi à la modularité recherchée.

L'invention a notamment pour but de pallier ces inconvénients.

Un but de la présente invention est de proposer une architecture d'interconnexion modulaire permettant d'absorber les trafics de tous les modules multiprocesseurs avec une capacité variable en nombre de processeurs.

A cet effet, l'invention a pour premier objet une architecture d'interconnexion modulaire pour machine multiprocesseur extensible, basée sur une hiérarchie de bus virtuelle, comportant un nombre déterminé de modules multiprocesseurs organisés en nœuds et répartis sur au moins deux niveaux d'interconnexion : un premier niveau correspondant à l'interconnexion des modules multiprocesseurs à l'intérieur d'un nœud et un deuxième niveau correspondant à l'interconnexion des nœuds entre eux ; le premier niveau d'interconnexion comportant des agents de connexion connectant les modules multiprocesseurs entre eux et gérant les transactions entre les modules multiprocesseurs, le deuxième niveau d'interconnexion comportant des nœuds de connexion externes connectant les nœuds entre eux et gérant les transactions entre les nœuds.

L'architecture d'interconnexion selon l'invention est caractérisée en ce que les agents de connexion et les nœuds de connexion externes ont respectivement la même structure de base, la même interface externe et mettent en œuvre le même protocole de gestion de cohérence des antémémoires des processeurs.

L'invention a pour deuxième objet un procédé de suivi des blocs de données à l'intérieur d'une architecture d'interconnexion définie ci-dessus, caractérisé en ce qu'il consiste, dans le premier niveau, à ne dupliquer dans les mémoires associatives que les blocs de données modifiés dans les antémémoires des modules multiprocesseurs et à ne suivre que ces blocs modifiés à l'intérieur du nœud.

Le procédé consiste, dans le deuxième niveau à ne dupliquer dans les mémoires associatives des agents de connexion de chaque nœud de connexion externe que les blocs modifiés et exportés, réciproquement importés, et à ne suivre que ces blocs modifiés exportés, réciproquement importés, entre chaque nœud de la machine.

L'invention a pour troisième objet un procédé d'extension de la capacité d'une machine comportant un premier nombre déterminé de processeurs de premier niveau organisé en un premier nombre déterminé de modules multiprocesseurs et aptes à s'insérer dans une architecture d'interconnexion telle que définie ci-

dessus, caractérisé en ce qu'il consiste, à retirer un des modules multiprocesseurs de premier niveau de son agent de connexion et à connecter via cet agent de connexion laissé libre, un deuxième nombre déterminé de processeurs organisés en un deuxième nombre déterminé de modules
 5 multiprocesseurs également aptes à s'insérer dans une architecture d'interconnexion telle que définie ci-dessus.

Enfin, l'invention a pour quatrième objet une machine multiprocesseur multinodale extensible, caractérisée en ce qu'elle comporte une architecture d'interconnexion telle que définie ci-dessus.

10 L'invention a notamment pour avantage d'être modulaire et extensible à volonté.

En effet, elle permet en utilisant toujours la même brique de base, typiquement un module quadri-processeur associé à son agent de connexion NCS, ou "Network ChipSet" en terminologie anglo-saxonne, d'adapter le nombre de
 15 processeurs nécessaire pour couvrir une gamme très large de machines telles que des machines UMA, quasi UMA, NUMA (Non UMA), Cluster (terme utilisé pour désigner un ensemble de machines connectées au moyen d'un SAN (System Area Network : réseau au niveau système),... et de supporter différents systèmes d'exploitation (NT, UNIX ...).

20 NT et UNIX sont des marques déposées et appartiennent respectivement à Microsoft et X/Open.

La structure de la brique de base précédemment définie est généralement supportée par la même puce de silicium.

La présente invention s'affranchit d'autre part d'un "crossbar" actif, en fond de
 25 panier (fond de panier actif).

D'autres avantages et caractéristiques de la présente invention apparaîtront à la lecture de la description qui suit faite en référence aux figures annexées qui représentent :

- la figure 1, un exemple d'architecture d'interconnexion selon l'invention
 30 suivant un premier niveau d'interconnexion MI ;

- la figure 2, le schéma fonctionnel d'un agent de connexion NCS selon l'invention ;
- la figure 3, un exemple d'architecture d'interconnexion selon l'invention suivant un deuxième niveau d'interconnexion SI ;
- 5 - la figure 4, l'architecture d'interconnexion des figures 1 et 3, développée suivant les deux niveaux d'interconnexion MI et SI ;
- la figure 5, le schéma fonctionnel d'un nœud N_j de connexion externe NCE connectant le réseau de premier niveau MI au réseau de deuxième niveau SI, selon l'invention ;
- 10 - la figure 6, une architecture d'interconnexion de premier niveau MI à cinq nœuds N_j dans laquelle un des nœuds N_j est utilisé pour connecter le réseau de deuxième niveau SI ;
- la figure 7, le schéma bloc de l'espace de commande et d'adressage de l'agent de connexion NCS de la figure 2 ;
- 15 - la figure 8, une architecture d'interconnexion selon l'invention dans laquelle le deuxième niveau d'interconnexion SI est réduite à un lien.

La figure 1 illustre schématiquement une architecture d'interconnexion pour une machine quasi UMA, localisée typiquement sur le fond de panier d'une armoire informatique.

- 20 Dans cet exemple, cinq modules multiprocesseurs Q_{Pi} , avec $i = 0$ à 4, sont interconnectés au moyen d'un module d'interconnexion MI.

Chaque module multiprocesseur Q_{Pi} comporte quatre processeurs et leurs antémémoires respectives, non représentés, et forment un module quadri-processeur.

- 25 Les modules quadri-processeurs Q_{Pi} sont connectés au module d'interconnexion MI respectivement au moyen d'agents de connexion réseau NCS_i .

- On définit par X_{li} (eXternal Interface) les interfaces externes entre les modules quadri-processeurs Q_{Pi} et leurs agents de connexion respectifs NCS_i . Elles
- 30 sont symbolisées respectivement par un segment de droite en trait interrompu.

On considérera que l'ensemble formé par le module quadri-processeur QPi, son agent de connexion NCSi et son interface externe Xli, constitue une "brique de base" de premier niveau de l'architecture d'interconnexion selon l'invention.

- 5 Le module d'interconnexion MI dans l'exemple illustré comporte cinq briques de base de premier niveau QBi, délimitées respectivement par une ligne fermée discontinue.

Chaque brique de base QBi est reliée aux quatre autres via respectivement quatre liaisons point-à-point, non référencées pour ne pas surcharger la figure.

- 10 Ces liaisons sont considérées au niveau protocolaire comme autant de bus virtuels. Il y a ainsi, dans l'exemple décrit, quatre bus virtuels et donc quatre niveaux d'entrelacement traités par chaque agent de connexion NCSi. Chaque bus permet ainsi quatre accès, ou transactions, à chaque cycle d'horloge.

- Le protocole selon l'invention permet de gérer les transactions émises sur le
15 module d'interconnexion MI tous les quatre cycles d'horloge.

Il est basé sur le principe suivant :

- Quand un processeur émet une requête sur son bus, par exemple : lire l'adresse de l'antémémoire contenant le bloc de données "a", les seules briques QBi susceptibles d'être élues sont celles où il y a une antémémoire
20 correspondant à cette adresse.

Selon l'invention, on ne veut permettre la transaction que vers la brique QBi comportant effectivement le bloc "a" dans une de ses antémémoires et ne consulter que les briques QBi ayant cette adresse sans perturber les autres.

- Pour cela chaque agent de connexion NCSi de l'architecture selon l'invention,
25 illustré schématiquement à la figure 2, comporte une mémoire associative ou quasi associative DDi, également connue sous la terminologie anglo-saxonne de "duplicate directory", délimitée par une ligne fermée discontinue.

- Chaque mémoire associative DDi contient une copie du contenu des antémémoires des processeurs d'une brique de base QBi à laquelle elle est
30 dédiée.

Le contenu des antémémoires est organisé selon quatre niveaux d'entrelacement dd0 à dd3 correspondant respectivement aux quatre processeurs de la brique de base QBi.

Chaque mémoire DDi contient ainsi l'ensemble des répertoires, ou "directories" en terminologie anglo-saxonne, des quatre processeurs des modules QBi, accessibles par une adresse.

Les mémoires associatives DDi sont de taille fixe déterminée en fonction du nombre de processeurs de la brique de base QBi et l'état des mémoires DDi est indicatif de la présence des derniers blocs de données modifiés dans les antémémoires de la brique de base QBi.

Chaque mémoire associative DDi joue ainsi le rôle d'un filtre vis-à-vis de la brique de base QBi à laquelle elle est dédiée en ce sens qu'une transaction n'est effectuée uniquement quand une mémoire associative DDi comporte la dernière copie modifiée du bloc "a".

Les lignes en pointillés matérialisent le trajet, ou "snooping" en terminologie anglo-saxonne, suivi par le protocole pour consulter l'état des mémoires associatives DDi avant de débiter une transaction.

L'agent de connexion NCSi comporte, à droite de la figure, l'interface externe Xi pour se connecter à un module quadri-processeur QPi.

Il est couplé, à gauche de la figure, via les quatre liaisons entrantes et sortantes de la figure 1, aux quatre autres briques QBi du module d'interconnexion MI.

Le protocole selon l'invention est basé sur le principe selon lequel seuls des blocs modifiés sont dupliqués dans les mémoires associatives DDi des agents de connexion NCSi.

On peut ainsi avec une architecture sur un niveau, conforme à celle de la figure 1, et des agents de connexion NCS conformes à la figure 2, interconnecter et traiter le flux de transactions échangé typiquement entre 4 à 20 processeurs.

On considérera dans la suite de la description que cette architecture définit un premier niveau MI d'une architecture modulaire selon l'invention.

La figure 3 illustre suivant un schéma similaire à celui de la figure 1, un deuxième niveau de l'architecture modulaire définie ci-dessus qui intègre le premier niveau MI pouvant être considéré comme une brique de base pour le deuxième niveau SI.

- 5 Selon ce mode de réalisation, cinq briques de base HB_j , avec $j=0$ à 4, de deuxième niveau sont connectées au système d'interconnexion SI via leurs agents de connexion respectifs $NCS''j$ et leurs interfaces respectives $XI''j$. Le système d'interconnexion SI se comporte vis-à-vis des briques HB_j du deuxième niveau comme le module d'interconnexion MI vis-à-vis des briques
- 10 QBi du premier niveau.

La figure 4 illustre schématiquement une architecture similaire à celle illustrée à la figure 3 développée sur les deux niveaux MI et SI. Elle permet d'interconnecter typiquement jusqu'à 80 processeurs pour des briques de base de deuxième niveau HB_j comportant respectivement 16 processeurs. Chaque

15 brique de base de deuxième niveau HB_j comporte respectivement quatre briques de base de premier niveau QBi comportant eux-mêmes respectivement 4 processeurs.

L'extension de la capacité d'une machine consiste à augmenter le nombre de ses processeurs.

- 20 Le procédé d'extension selon l'invention, consiste dans une première étape, à retirer un des cinq modules quadri-processeurs QPi de premier niveau, le module $QP3$ dans l'exemple considéré, de son agent de connexion $NCS3$ et, dans une deuxième étape, à connecter l'architecture de deuxième niveau SI, en utilisant l'agent de connexion laissé libre, $NCS3$ dans l'exemple illustré à la
- 25 figure 1, que l'on rebaptisera $NCS'j$, avec $j=0$ dans l'exemple considéré.

Le système d'interconnexion SI est connecté au module d'interconnexion MI via un agent de connexion $NCS''0$ disposé tête-bêche par rapport à l'agent $NCS'0$; l'interface externe $XI'0$ se situant physiquement entre le premier et le deuxième agent de connexion $NCS'0$ et $NCS''0$.

Les deux agents de connexion NCS'*j* et NCS''*j*, montés tête-bêche, illustrés schématiquement à la figure 5, sont alors vus par le système d'interconnexion SI comme un seul agent de connexion NCS''*j* comme représenté à la figure 3.

Les deux agents de connexion NCS'*j* et NCS''*j*, montés tête-bêche, et leur
 5 interface XI'*j* définissent un nœud de connexion externe NCE_{*j*} par lequel transitent les transactions entre les différents processeurs du premier niveau MI et ceux du deuxième niveau SI suivant le protocole selon l'invention.

Le protocole selon l'invention permet de gérer la cohérence des différentes antémémoires réparties sur les deux niveaux d'interconnexion MI et SI en
 10 consultant les mémoires associatives respectives des agents NCS'*j* et NCS''*j*.

Une des particularités du protocole selon l'invention est sa capacité de suivi aussi bien pour une brique de base QBi du premier niveau MI que pour l'ensemble des briques de base QBi et HB_{*j*} des deux niveaux MI et SI.

Pour pouvoir absorber le trafic entre les deux niveaux MI et SI tout en
 15 conservant une même bande passante Xli et XI''*j* et une brique de base identique pour les deux niveaux MI et SI, c'est-à-dire des mémoires associatives DD_{*i*}, DD'*j* et DD''*j* de même dimension quelque soit le nombre de niveaux, la latence du deuxième niveau SI est choisie supérieure à celle du premier niveau MI. Elle est typiquement égale à un cycle d'horloge pour le
 20 premier niveau MI et égale à deux cycles d'horloge pour le deuxième niveau SI.

Il est ainsi possible de réaliser à partir d'une architecture d'interconnexion modulaire selon l'invention et conforme aux exemples illustrés aux figures 1 à 5, au moins deux types de machines : une première machine de 4 à 20 processeurs et une deuxième machine à plus de 60 processeurs.

25 On définit deux modes distincts de paramétrage d'un nœud de connexion externe NCE_{*j*} en fonction du niveau de l'architecture d'interconnexion où se situe l'information recherchée : le mode MI et le mode SI.

Selon le principe de suivi établi dans le mode MI, seuls les blocs modifiés sont dupliqués. Dans le mode SI, le suivi n'est effectué que sur les blocs modifiés et
 30 exportés. L'exportation de blocs modifiés s'entend du sens allant du premier niveau MI vers le deuxième niveau SI, soit du niveau inférieur vers le niveau

supérieur. Symétriquement, l'importation de blocs modifiés s'entend du sens allant du deuxième niveau SI vers le premier niveau MI, soit du niveau supérieur au niveau inférieur.

Quand un processeur d'un premier nœud NO demande à lire en exclusivité
 5 (lecture et invalidation/read invalidate "a") un bloc "a" situé dans un autre nœud Nj, la requête est alors diffusée à l'ensemble des nœuds Nj via les quatre bus virtuels du système d'interconnexion SI.

Cette diffusion peut être assimilée au mode de diffusion connu sous la terminologie anglo-saxonne "broadcast" s'appliquant à un multibus ; les dix
 10 liaisons point-à-point du système d'interconnexion SI se comportant comme quatre bus virtuels au sens protocolaire.

Le nœud de connexion externe NCEj se comporte alors comme un agent externe quand il est paramétré en mode externe.

Dans cette configuration (multinodale), l'acquittement d'une commande
 15 d'invalidation est l'agrégat, dans l'agent externe du module requérant, des acquittements partiels émis par les agents externes des autres nœuds Nj.

L'agent NCS" a la même fonction, pour le deuxième niveau (16 processeurs), que l'agent NCS pour le premier niveau (4 processeurs).

Les principales différences de traitement entre l'agent NCSi et l'agent NCS"j
 20 sont répertoriées synthétiquement dans le tableau suivant en ce qui concerne les aspects de latence des liaisons, de mémoire associative, de commande d'invalidation et de lecture et d'invalidation :

	NCSi (MI)	NCS"j (SI)
latence des liaisons	1 cycle d'horloge (fond de panier)	2 cycles d'horloge (câbles)
mémoire associative	duplication des 4 antémémoires des processeurs	duplication partielle des 16 antémémoires des processeurs du noeud (ce sont uniquement les blocs importés et modifiés qui

		sont suivis avec précision
invalidation	propagation filtrée vers les antémémoires des 4 processeurs du module	propagation vers les NCSi des 4 briques du module (acquittement explicite au moyen d'une réponse sur le réseau du module MI)
lecture et invalidation	la fourniture des données est conditionnée par l'acquittement de l'invalidation	son acquittement attend l'acquittement des nœuds du système ; pas de blocage des données

De la même façon, le tableau ci-dessous répertorie synthétiquement les différences de traitement entre un agent NCSi et un agent NCS'j en ce qui concerne les aspects de mémoire associative, de commande d'invalidation et de commande de lecture et invalidation.

L'agent NCS'j est disposé à la même place qu'un agent NCSi et traite des trafics émanant de 64 processeurs au lieu des 4 processeurs traités par l'agent NCSi.

L'architecture considérée pour ce tableau est illustrée à la figure 6.

10

	NCSi	NCS'j
mémoire associative	duplication des 4 antémémoires des processeurs	duplication partielle des 64 antémémoires (ce sont uniquement les blocs importés et modifiés qui sont suivis avec précision)
invalidation	propagation filtrée vers les antémémoires des 4 processeurs du nœud	propagation vers les 64 processeurs du deuxième niveau (avertissement explicite)

lecture et invalidation	la fourniture des données est conditionnée par l'acquittement de l'invalidation	son acquittement attend l'acquittement des nœuds du système ; pas de blocage des données
-------------------------	---	--

Les interfaces externes Xli et XI'j ont des bandes passantes similaires.

Quand un bloc demandé est identifié dans une des mémoires associatives DDi des briques de base QBi, le bloc demandé est "exporté" de l'antémémoire
 5 contenant la dernière copie du bloc, mise à jour, vers le processeur demandeur. La nouvelle copie valide se trouve alors dans l'antémémoire du processeur demandeur.

C'est le protocole de gestion de cohérence selon l'invention qui recherche dans un premier temps dans quelle mémoire associative DDi se trouve le bloc
 10 modifié puis dans un deuxième temps qui recherche quelle mémoire associative DD'j et DD''j du nœud de connexion externe NCEj contient l'information : bloc "a" modifié et exporté. La brique de base QBi contenant le processeur demandeur est également identifiée au sein du nœud Nj.

Le principe est symétrique pour les blocs importés. Par ce principe de suivi
 15 basé sur la consultation des mémoires associatives des agents de connexion NCSi et des nœuds de connexion externes NCEj, la bande passante peut rester constante pour les deux niveaux et absorber des trafics disparates entre les différentes briques de base de premier et de deuxième niveau QBi et HBj.

Le protocole de gestion de cohérence mémoire selon l'invention est ainsi
 20 capable de permettre à l'architecture d'absorber un trafic de transactions dans le pire cas où quatre des cinq briques de deuxième niveau HBj rechercheraient simultanément un bloc dans la cinquième brique.

La figure 7 illustre le schéma bloc d'un agent de connexion NCSi selon l'invention considéré dans l'espace de commande et d'adressage.

25 La description de ce schéma permettra de mieux comprendre le protocole de gestion de cohérence mis en œuvre par l'agent de connexion NCSi selon l'invention.

Toutes les principales fonctions mises en œuvre dans les premier et deuxième niveaux MI et SI sont représentées.

Afin de simplifier la figure, seuls les blocs se rapportant au premier niveau ($i = 0$) des quatre niveaux d'entrelacement sont représentés.

- 5 Un premier bloc RL réalise un classement logique des requêtes externes reçues à l'entrée de l'agent (à gauche suivant la figure). Les requêtes sont ordonnées de la même façon quelque soit la brique de base émettrice. Pour chacune des entrées, le bloc RL a la capacité de prendre en compte plusieurs requêtes reçues simultanément pour éviter la perte de requêtes en cas d'arrêt
- 10 inopiné du flux de requêtes.
Des filtres logiques RFi, reçoivent respectivement les requêtes, dans l'ordre imposé par le bloc RL. Ils filtrent respectivement toutes les requêtes attribuées au même niveau d'entrelacement i et au même identifiant système de la brique de base.
- 15 Des blocs d'arbitrage ARBi sont couplés respectivement en sortie des filtres RFi. Ils sélectionnent une requête suivant un algorithme déterminé par exemple un algorithme équitale du type circulaire, "Round Robin Algorithm" en terminologie anglo-saxonne, dans lequel la dernière requête élue devient la moins prioritaire.
- 20 Des mémoires associatives DDi sont respectivement couplées en sortie des blocs d'arbitrage ARBi. Chaque mémoire associative DDi contient une copie dd_{ij} du contenu de l'antémémoire de chaque processeur d'une brique de base. En mode SI, les mémoires associatives DD''_j et DD''_j contiennent respectivement soit une copie des blocs modifiés exportés soit une copie des blocs modifiés
- 25 importés suivant le sens de la transaction entre les deux niveaux MI et SI.
Pour forcer une entrée, c'est-à-dire imposer une nouvelle donnée sur une entrée, une commande d'invalidation ou de lecture et invalidation est nécessaire pour pouvoir réutiliser une antémémoire déjà validée dans la mémoire associative DDi.

Pour cela, des extensions DDEAMi aux mémoires associatives DDi sont couplées sur leurs sorties et sont destinées à retarder les transactions destinées à transiter sur le bus en attendant que le bus soit libre (idle).

Toutes les requêtes sont sérialisées en sortie des blocs d'arbitrage ARBi et
 5 sont ensuite stockées dans une mémoire tampon SERB dans laquelle elles sont agencées suivant leur statut (internal/external, home/remote, hit/miss, shared/exclusive/modified), dans quatre files d'attente Fi correspondant respectivement aux quatre niveaux d'entrelacement $i = 0$ à 3. A chaque cycle d'horloge, quatre requêtes peuvent être ainsi acceptées.

10 Un multiplexeur MUX1, à droite de la figure, reçoit les requêtes externes des quatre files d'attente Fi et après validation par les extensions mémoire DDEAMi, les requêtes sont émises, en sortie de l'agent de connexion NCS correspondant également à la sortie du multiplexeur MUX1, une par une sur le bus de la brique de base destinataire.

15 Des blocs UAMi assurent la mise à jour des mémoires associatives DDi. Il y a un bloc par mémoire associative. Ces blocs UAMi stockent les mises à jour qui doivent être effectuées dans les mémoires associatives DDi et elles sont exécutées quand il n'y a pas de trafic ou, simultanément, par toutes les briques de base.

20 Des blocs mémoire IRIPi stockent toutes les transactions destinées à une même brique de base et qui doivent attendre un événement de fin de transaction du type :

- fin d'accès en mémoire principale (lecture d'une transaction S, I) ;
- mise à jour de la mémoire principale (lecture d'une transaction partielle
 25 d'écriture M, E). Dans le cas E, les données peuvent être invalidées signifiant ainsi que le détenteur potentiel ne détient plus les données et que le "home", c'est-à-dire l'antémémoire locale contenant le bloc de données, doit les lui fournir ;
- fin d'émission d'une commande d'invalidation ;

30 et les transactions qui ont abouti à un "hit E" ou "hit M" dans la brique de base, c'est-à-dire un accès qui a abouti dans l'état E, ou un accès qui a abouti dans

l'état M, et qui doivent attendre un événement déterminé pour les terminer : fin de lecture et invalidation sur le bus système de la brique de base.

Un bloc logique IA reçoit les réponses concernant les requêtes internes, délivrées par les blocs d'arbitrage ARBi, et indique pour chacune d'elles si
 5 elles ont abouti "hit" ou échoué "miss" (différer : attendre son tour ou réessayer pour cause de conflit).

Un bloc ESA reçoit les réponses aux consultations des mémoires associatives DDi et diffuse ces résultats vers les autres briques de base.

Un bloc SAH reçoit et analyse les réponses à des consultations de types
 10 suivants :

- consultation de type lecture (Read) :
 - valide ou efface une demande de lecture anticipée et attend une mise à jour du bloc (mode MI) ;
 - prépare une réponse à l'émetteur de requête et au processeur détenteur
 15 du bloc demandé s'il est différent (mode SI) ;
- consultation de type écriture partielle (PartialWrite) :
 - prépare la mise à jour du bloc du processeur détenteur : écriture dans le bloc (mode SI).

Un bloc HVB reçoit des informations sur l'état de remplissage de certains blocs
 20 mémoire tels que les blocs UAMi, DDEAMi et informe les autres briques de base en cas du prochain débordement d'un de ces blocs pour qu'elles cessent d'émettre des requêtes à destination de ces blocs.

Une requête en écriture partielle (PartialWrite) est vue par une brique de base distante comme une requête de lecture et invalidation.

25 Un bloc générateur d'écriture WG recueille les requêtes émises sur le bus, en sortie de l'agent de connexion, correspondant également à la sortie du multiplexeur MUX1, et met à jour la brique de base locale en fusionnant les données qui ont été écrites partiellement et les données qui ont été lues.

Des blocs ORIPi stockent toutes les opérations demandées par une brique de
 30 base déterminée (requête en lecture en attente de données, requête d'invalidation en attente d'acquittement, ...). Ces blocs examinent les requêtes

destinées à chaque nœud N_j et émanant d'une brique de base, non représentée et qui serait à droite sur la figure, pour détecter une collision entre les requêtes locales sortantes (outbond) en cours de traitement et les requêtes distantes entrantes (inbond).

- 5 Les sorties respectives aux blocs $ORIP_i$ et $IRIP_i$ sont multiplexées par des multiplexeurs MUX_i dont les sorties sont respectivement couplées aux entrées des blocs UAM_i . Les mises à jour des mémoires DD_i sont effectuées soit sur une transaction émanant des requêtes externes via les blocs $IRIP_i$ et qui rentrent donc sur l'agent de connexion NCS (en haut, à gauche de la figure),
- 10 par exemple quand un processeur d'un nœud N_j déterminé veut lire un bloc déterminé, soit sur une transaction émanant des requêtes internes via le bloc $ORIP_i$ et qui sortent de l'agent de connexion NCS (en bas à gauche de la figure), par exemple quand un bloc est "expulsé" du cache d'une antémémoire d'un processeur déterminé.

- 15 Un bloc CM recueille l'identifiant système de la brique de base où se trouve l'espace mémoire recherché (l'antémémoire du processeur hébergeant le bloc objet de la requête est là !).

Un bloc SAH reçoit sur une première série d'entrées les réponses aux consultations des autres briques de base. Il effectue la synthèse de ces

- 20 réponses, ce qui permet de valider ou d'invalidier les lectures externes anticipées et aussi de savoir si une requête sera honorée en interne ou en externe.

En fait, les entrées du bloc SAH local correspondent aux sorties des blocs ESA des autres briques de base.

- 25 Un multiplexeur MUX_3 , en bas à gauche de la figure, reçoit les requêtes internes et les opérations d'écriture bloc liées à des écritures partielles délivrées par le bloc WG. Il permet de sérialiser les requêtes qui sont ensuite diffusées vers les quatre autres briques de base, respectivement sur les quatre liens reliant la brique de base émettrice aux autres briques, via respectivement
- 30 quatre registres de sortie REG_0 à REG_3 .

Un cinquième registre REGin, à droite de la figure, est le registre d'entrée de l'agent NCS. Il reçoit les requêtes internes arrivant sur la brique de base. Il est commandé par l'information délivrée par le bloc logique IA.

Un même agent de connexion NCS dont une description fonctionnelle vient
5 d'être donnée ci-dessus peut être utilisé dans trois applications différentes :

- pour la connexion d'un module quadri-processeur QPi au module MI (figure 1) ;
- pour la connexion d'un nœud Nj au système SI (figures 3, 4 et 6) ; et
- pour la connexion de deux nœuds Nj (figure 8).

10 Ces trois applications sont mises en œuvre par un même composant (chipset).

Le traitement et le trajet des données par l'agent de connexion NCS ne sont pas représentés.

Ils se limitent au routage des données soit de l'interface XI vers le module MI ou le système SI, soit dans le sens inverse, au multiplexage des données
15 provenant du module MI ou du système SI.

Le traitement des données est commandé par l'espace d'adressage de l'agent de connexion NCS. Cet espace supervise tous les flux entrant et sortant des données et effectue si nécessaire, la traduction entre étiquettes de données externes ou internes.

20 L'interface XI est une interface démultiplexée et comporte donc une partie commande/adresse et une partie données.

Dans le but d'éviter qu'une réponse de lecture double une commande d'invalidation, la réponse de lecture doit attendre que toutes les commandes, sérialisées avant la requête en lecture, aient été émises sur le bus système du
25 module quadri-processeur.

La figure 8 illustre une variante de réalisation d'une architecture selon l'invention.

Cette variante correspond à une configuration intermédiaire limitée à l'interconnexion entre deux nœuds Nj de cinq modules quadri-processeurs QPi
30 chacun.

Dans cette configuration, sur un des module QPi de chaque nœud N_j on ne conserve uniquement que l'agent de connexion NCS' et on connecte les deux nœuds N_j entre eux via leurs agents de connexion NCS' respectifs.

On obtient ainsi une machine 32 processeurs avec un second niveau
5 d'interconnexion se réduisant à un lien.

Ainsi, une interconnexion sans réseau système SI est possible en utilisant seulement deux agents de connexion NCS', couplés tête-bêche, avec pour seule interface externe une interface de type XI'.

La latence du système est améliorée et la bande passante XI' permet de
10 supporter une équirépartition des données entre les deux nœuds N_j . On peut ainsi étendre le nombre de processeurs de 20 à 32 sur un même support de système d'exploitation d'une machine NUMA ou quasi UMA.

REVENDICATIONS

1. Architecture d'interconnexion modulaire pour machine multiprocesseur
 5 extensible, basée sur une hiérarchie de bus virtuelle, comportant un nombre
 déterminé de modules multiprocesseurs (QPi) organisés en nœuds (Nj) et
 répartis sur au moins deux niveaux d'interconnexion : un premier niveau (MI)
 correspondant à l'interconnexion des modules multiprocesseurs (QPi) à
 l'intérieur d'un nœud (Nj) et un deuxième niveau (SI) correspondant à
 10 l'interconnexion des nœuds (Nj) entre eux ; le premier niveau d'interconnexion
 (MI) comportant des agents de connexion (NCSi) connectant les modules
 multiprocesseurs (QPi) entre eux et gérant les transactions entre les modules
 multiprocesseurs (QPi), le deuxième niveau d'interconnexion (SI) comportant
 des nœuds de connexion externes (NCE) connectant les nœuds (Nj) entre eux
 15 et gérant les transactions entre les nœuds (Nj), caractérisée en ce que les
 agents de connexion (NCSi) et les nœuds de connexion externes (NCEj) ont
 respectivement la même structure de base, la même interface externe (XI) et
 mettent en œuvre le même protocole de gestion de cohérence des
 antémémoires des processeurs.

20

2. Architecture selon la revendication 1, caractérisée en ce que chaque nœud
 de connexion externe (NCEj) comporte deux agents de connexion identiques
 (NCSi) couplés tête-bêche ; l'un des deux agents (NCS'i) recevant et filtrant les
 transactions émises par le nœud (Nj) auquel il est couplé, et l'autre (NCS''j)
 25 recevant et filtrant les transactions émises par les autres nœuds (Nj) auxquels
 il est couplé.

3. Architecture selon la revendication 1, caractérisée en ce que chaque agent
 de connexion (NCSi) comporte une mémoire associative (DDi) de taille fixe
 30 déterminée en fonction du nombre de processeurs du module multiprocesseur
 (QPi) auquel est couplé l'agent de connexion (NCSi) ; l'état des mémoires

(DDi) étant indicatif de la présence des derniers blocs de données modifiés dans les antémémoires du module multiprocesseur (QPi).

4. Architecture selon la revendication 2, caractérisée en ce que les agents de connexions (NCS'j et NCS''j) comportent respectivement une mémoire associative (DD'j et DD''j) de taille fixe déterminée en fonction du nombre de processeurs des modules multiprocesseurs (HBj) auxquels ils sont couplés ; l'état des mémoires associatives (DD'j et DD''j) étant indicatif de la présence des derniers blocs de données modifiés exportés, et réciproquement importés.
5. Architecture selon la revendication 2, caractérisée en ce que les premier et deuxième agents de connexion tête-bêche (NCS'j et NCS''j) n'acceptent des transactions que pour les blocs qui sont modifiés dans leurs mémoires associatives respectives (DD'j et DD''j) ; les blocs de données modifiés dans le premier agent de connexion (NCS'j) sont exportés vers le ou les modules multiprocesseurs demandeur et, réciproquement, les blocs de données modifiés dans le deuxième agent de connexion (NCS'') sont importés du ou des modules détenteur des blocs.
6. Architecture selon l'une quelconque des revendications 1 à 5, caractérisée en ce que la latence du deuxième niveau d'interconnexion (SI) est le double de la latence du premier niveau d'interconnexion (MI).
7. Procédé de suivi des blocs de données à l'intérieur d'une architecture d'interconnexion selon l'une quelconque des revendications 1 à 6, caractérisé en ce qu'il consiste, dans le premier niveau, à ne dupliquer dans les mémoires associatives (DDi) que les blocs de données modifiés dans les antémémoires des modules multiprocesseurs (QPi) et à ne suivre que ces blocs modifiés à l'intérieur du nœud (Nj).

8. Procédé de suivi des blocs de données à l'intérieur d'une architecture d'interconnexion selon l'une quelconque des revendications 1 à 6, caractérisé en ce qu'il consiste, dans le deuxième niveau (SI), à ne dupliquer dans les mémoires associatives (DD'j et DD''j) des agents de connexion (NCS' et NCS''j) de chaque nœud de connexion externe (NCEj) que les blocs modifiés et exportés, réciproquement importés, et à ne suivre que ces blocs modifiés exportés, réciproquement importés, entre chaque nœud (Nj) de la machine.

9. Procédé d'extension de la capacité d'une machine comportant un premier nombre déterminé de processeurs de premier niveau (MI) organisé en un premier nombre déterminé de modules multiprocesseurs (QPi) et aptes à s'insérer dans une architecture d'interconnexion selon l'une quelconque des revendications 1 à 6, caractérisé en ce qu'il consiste, à retirer un des modules multiprocesseurs (QPi) de premier niveau de son agent de connexion (NCSi), et à connecter via cet agent de connexion laissé libre, un deuxième nombre déterminé de processeurs organisés en un deuxième nombre déterminé de modules multiprocesseurs également aptes à s'insérer dans une architecture d'interconnexion selon l'une quelconque des revendications 1 à 6.

10. Procédé selon la revendication 9, caractérisé en ce que le deuxième nombre déterminé de processeurs étant organisé en un deuxième nombre déterminé de modules multiprocesseurs de deuxième niveau (SI), il consiste à le connecter à l'agent de connexion (NCSi) du premier nombre déterminé de processeurs de premier niveau (MI) par l'intermédiaire d'un des agents de connexion (NCS''j) de deuxième niveau.

11. Procédé selon la revendication 10, caractérisé en ce que le deuxième nombre déterminé de processeurs étant également de premier niveau (MI), il consiste à connecter les agents de connexion (NCS') respectifs aux premier et deuxième nombre déterminé de processeurs ; le deuxième niveau (SI) se résumant en une liaison unique.

12. Machine multiprocesseur multinodale extensible, caractérisée en ce qu'elle comporte une architecture d'interconnexion selon l'une quelconque des revendications 1 à 6.




FIG. 1




FIG. 2




FIG. 3




FIG. 5




FIG. 4




FIG. 6




FIG. 8




FIG. 7

THIS PAGE BLANK (USPTO)